2012年就要翻页了，每个产业的起伏或冷暖自知。我国IC设计业今年是有惊无险地渡过了“险滩”，成为其史上“最艰苦却又持续进步”的一年。在最近举办的2012中国集成电路设计业年会暨重庆集成电路创新发展高峰论坛上，中国半导体行业协会集成电路设计分会理事长魏少军指出，我国IC设计业在这一年里取得了较好的成绩，表现为产业规模保持增长、发展质量继续改善、竞争能力有所提升、企业效益明显改观。2012年IC设计业销售额将达到680.45亿元，同比增长8.98%。中国大陆IC设计业在全球产业中的地位得到进一步巩固，在美国和我国台湾地区之后继续保持第三位。
深度广度并行
通信、智能卡、计算、多媒体、模拟、功率、导航、消费类等是目前中国大陆IC设计业的十大关注市场。由于中国大陆设计业有自身的特点，需要联合上下游企业的立体策略满足多元化需求。
在工艺的选择上，联华电子股份有限公司亚洲销售服务处、市场行销处副总经理王国雍并不认同业界在追求先进制程。他指出，目前采用28nm制程的半导体厂商不超过两成，还有80%的客户仍停留在成熟工艺阶段。TSMC中国业务发展副总经理罗镇球也对《中国电子报》记者表示，中国大陆IC市场的需求是提供相对完整的功能，并且客户能支付得起。假若都采用先进工艺开发处理器，美国公司设计主频能达到2G、我国台湾地区能达到1.7G，中国大陆只能做到1.5G，但消费者应用时感受相差不多。因此，中国大陆IC企业采用适当的工艺组合成适当的产品，也会快速成长。
随着IC设计进入到了SoC时代，90%以上需要IP授权，或者通过自有IP进行集成设计。
Synopsys（新思）公司全球副总裁兼亚太区总裁潘建岳认为，目前中国大陆IC业在追赶国外先进水平，而国外IC业发展多年，有内生IP的积累，中国大陆IC业要实现跨越式发展需要成熟的IP。并且，中国大陆IC业在深度和广度方面都在不断延伸，在深度方面，中国大陆IC设计有的进入先进制程如32nm、28nm甚至到22nm；在广度方面，制程分布性覆盖很广，这也需要EDA工具商有能力提供针对性的工具服务和IP。
中国大陆IC设计业的同质化竞争严重，被称为IP加工厂的问题也一直被人诟病，但Cadence总裁兼CEO陈立武指出，虽然中国大陆IC企业采用的IP核相差不大，但在架构方面，如核与核的连接、与存储器的连接、时钟是4相还是8相、怎么布线、怎么熟练使用EDA工具提高开发效率和成功率等方面都可实现差异化，并不是用一样的IP、一样的工艺就没法差异化的。
中国大陆IC业目前已有500多家公司，各自处在不同的发展节点。王国雍表示，它们将经历三个发展阶段：一是抢占市场，在占据一席之地之后，进入第二个阶段即赚钱阶段，三是永续经营阶段。目前中国大陆IC设计厂商大多是在第一阶段，有一些进入到了赚钱阶段，而赚钱表现在一是上市，二是被收购。要真正达到第三阶段还很难，因这需要全球化布局、专利布局以及产品要纵深化等。
后摩尔时代引发生态变革
魏少军说，当工艺技术的进步不再遵循每两年集成度翻番的规律，工业界的发展路线图和技术路线不再十分确定，且当主流的基本器件结构及制造工艺发生根本性变化的时候，就进入了所谓“后摩尔”时代，基于这一考虑，从22nm/20nm开始我们将进入“后摩尔”时代。
而随着后摩尔时代的到来无论是在IC技术上，还是产业生态上都将会发生巨大变化。魏少军指出，一是商业模式将发生根本改变。由于IC价值需要依赖于电子整机和系统应用才能得到体现，过长的价值链将难以保证集成电路产品价值维持在较高水平；二是软件必不可少。架构设计的内容将包括芯片和芯片软件，软件将从被动跟随芯片升级，发展到主动引导芯片的产品定义；三是EDA厂商将成为伙伴。高额的研发成本将要求EDA厂商更多地为设计公司提供定制服务，一对一的“贴身服务”将成为EDA厂商不得不面对的挑战。
面对新“时代”，IC设计企业需要做好万全准备。魏少军表示，届时工艺浮动、成品率等问题将日益突出，FinFET等新器件将导致芯片研发根本性的改变，设计企业不仅要懂设计，全面提升物理设计能力，更要懂工艺，甚至要建立强有力的工艺团队等。同时，在产品上要瞄准大宗主流产品，在产业规模上要尽快做大做强。在20nm节点，由于一个芯片产品需要销售6000万只至1亿只才能达到盈亏平衡，因此只有通用的平台化产品才会被接受，这一定不会是ASIC，只可能是数量巨大的ASSP，如移动通信终端芯片或数字电视芯片等。
此外，在工艺的选择上，罗镇球表示，由于28nm工艺是采用HKMG技术，16nm是用FinFET技术，到了10nm节点，或许各家会有各家的玩法。这也更需要IC设计厂商与代工厂结成更紧密的合作。陈立武表示，随着先进工艺的不断推进，对EDA工具也提出了新的要求，如从28nm到20nm，EDA的改动很大，因为要光照两次，此外FinFET芯片对EDA物理验证工具也有不同的要求。随着先进工艺20nm时代的到来，Cadence在以ADE为主的条件下，将继续推广“模拟设计约束”的新方法以减小设计失误；继续加强PDK的功能以提高设计效率。
重塑价值链
伴随着半导体业嵌入式处理器和混合信号SoC产品设计日趋复杂以及FinFET、3D IC为代表的先进制造工艺不断涌现，不得不考虑开发时涉及速度、功耗和成本的一系列复杂条件，芯片设计人员必须采用他们所有的工具，包括新的电路设计、新体系结构方法，并对算法进行根本的修改，以便能够以有竞争力的价格继续实现更好的性能，而功耗要在可接受范围内，这又涉及算法设计、软件开发、电路板设计以及最终的封装和散热设计等，这对IC设计产业链中的EDA供应商、IP供应商、代工厂等都带来了全新的考验，对IC设计上下游提出更多挑战的同时也意味着产业价值链的重塑。
EDA工具需提供系统化的仿真和验证方案、软硬件协同加速仿真和验证方案，EDA供应商针对先进工艺，在3D IC技术、低功耗设计以及大规模的协同验证等方面加大了研发投入和并购力度。新思最近完成了两家公司的收购，一是花费2亿美元收购SoC验证仿真加速平台供应商EVE公司，从而为其验证平台增添了高性能、高容量的仿真加速能力。二是花4亿美元拟收购思源科技(SpringSoft)，将加强其在验证环节的纠错能力。而明导(上海）电子科技有限公司亚太区技术总监李润华表示，随着芯片越来越复杂，验证周期越来越长，在软件仿真、FPGA仿真之外，硬件仿真加速将成未来主流，它可大幅缩短验证时间，提高验证效率。陈立武表示，Cadence还致力于垂直一体化的合作，与ARM、台积电等合作，ARM公司考虑怎么发挥EDA工具的潜能，Cadence考虑工具的效率和优化，进行一对一的贴身服务。今年6月，Cadence与台积电合作生产出第一颗3D IC实验芯片。10月份Cadence与IBM合作，基于IBM 14nm并使用IBM的FinFET工艺技术设计实现了第一颗ARM Cortex-M0处理器。
北京华大九天软件有限公司市场部经理王彦威也提到，在20nm制程下，一颗移动应用的芯片包含超过10亿个晶体管，EDA工具面临更为复杂的验证和DFM挑战，并需要支持double patterning(双重图形)等新技术的应用。随着FinFET、3D IC等新工艺的应用，EDA需要进行器件机理研究及复杂模型的精准化及标准化，电迁移引起的效应也将是EDA工具需重点攻克的难题。
在产业链中扮演设计企业与EDA工具、IP供应商与代工厂的“中介”的设计服务厂商也在随需而变。无锡华大国奇科技有限公司总裁谷建余说，设计服务公司的角色正在发生演变：在与IC设计企业合作方面，要一起参与SPEC制定，提供低功耗策略和算法支持等；在IP方面，需要有IP开发能力、合理的IP积累，可进行IP资源整合等；在EDA工具应用方面，要有设计流程管理、局部自有EDA工具、各种脚本等；在工艺方面，对先进工艺要有深刻了解。
芯原微电子(上海)有限公司董事长兼总裁戴伟民也表示，从IC产业来看，一是中国大陆的Fab-lite和Design-Lite模式盛行；二是以前合适的IP不太好买，现在ARM核以及新思等企业能提供很多的IP库供选择，使得设计更加方便；三是芯片越来越成为一个SoC，软件也变得更加重要，需要设计厂商侧重架构和软件。
原发布时间：2012-12-15 10:44:50
